## SEMICONDUCTOR DEVICE

Patent Number:

JP1071162

Publication date:

1989-03-16

Inventor(s):

WATANABE MASAYUKI; others: 02

Applicant(s)::

HITACHI LTD; others: 01

Requested Patent:

JP1071162

Application Number: JP19870226307 19870911

Priority Number(s):

IPC Classification:

H01L23/52; H01L21/60

EC Classification:

Equivalents:

JP2642359B2

#### **Abstract**

PURPOSE:To assure high density packaging together with the improvement of reliability by superimposing on a substrate two or more of tape carrier packages, each of which is modified to realize the superimposed packaging of tape carrier packages.

CONSTITUTION: A upper tape carrier package 8a is one having a lead pattern 2 shown by A and a lower tape carrier package 8b is one having a lead pattern 2 shown by B. In A, a upper right end leads 2a are disposed in parallel to the remaining leads 2b. In B, the upper right end leads 2a are bent at a right angle, the packages 8a, 8b are superimposed on a packaging substrate 9, for packaging thereof. This improves packaging density compared with a situation where the packages 8a, 8b are provided in parallel to each other. Hereby, reliability is improved.

Data supplied from the esp@cenet database - I2

THIS PAUL DLAINN (USTIV)

### ⑬日本国特許庁(JP)

⑩ 特許出頭公開

## <sup>®</sup>公開特許公報(A)

昭64-71162

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和64年(1989) 3月16日

H 01 L 23/52 21/60

C-8728-5F R-6918-5F

審査請求 未請求 発明の数 1 (全5頁)

🛿 発明の名称 半導体装置

②特 顋 昭62-226307

母出 類 昭62(1987)9月11日

砂発 明 者 渡 辺 昌 行 千葉県茂原市早野3681番地 日立デバイスェンジニアリン グ株式会社内

工場内

母 明 者 若 島 喜 昭 東京都小平市上水本町1450番地 株式会社日立製作所武蔵 工場内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ⑪出 願 人 日立デバイスエンジニ 千葉県茂原市早野3681番地

アリング株式会社

砂代 理 人 弁理士 小川 勝男 外1名

#### 明 細 🛊

- 発明の名称 半導体装置
- 2. 特許請求の範囲
  - 1. 各リードパターンの一部を当該テーアキャリ アパッケージの重ね実装が可能なように変更し た二以上のテープキャリアパッケージを、実装 用基板上に重ね実装して成ることを特徴とする 半導体装置。
  - 2. 変更したリードバターンの一部が、テープキャリアパッケージ内テップセレクト信号用のリードである、特許請求の範囲第1項記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はテープキャリアの重ね実装技術に関する。

〔従来の技術〕

半導体素子の組込技術の一つに、テープキャリ ア方式がある。この方式は、フィルムキャリアあ

たお、当数テープキャリアについて述べた文献の例としては、マックグロウーヒルブックカンパニージャベン (Mc Graw-Hill Book Company Japan)社刊1983年コピーライト「VLSITECHNOLOGY」p558があげられる。

[発明が解決しようとする間辺点]

しかるに、従来のテープキャリアに合っては、 1品種1レイアウトとなっており、同じリードパ メーンを持っているために同品種のテープキャリ アを重ねて実装用基板に実装することができない。

そのため、高密度に実装しようとしたら、実装用 基根上に同品種のテープキャリアと並べて配数 することが必要となり、プリント配額基板などの 実装用 基根表面の配線を複雑化させ、断線なども生じ易くなり、その信頼性を低下させることになる。

本発明はかかる従来技術の有丁る欠点を解析することのできる技術を提供することを目的と丁る。

本発明の前配ならび化そのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

#### [ 間盤点を解決するための手段]

本意において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、同一種の複数のテープキャリアに

並行に設けられているのに対し、第1図四では、 図示上右端のリード2 aが、直角に折れ曲った形 となっている。このデペイスホール1内には、図 示していないが半導体業子が組込みされ、第1図 のでは図示上右端のリード2 aが当該デバイスホール1内に組込した半導体業子(テップ)のチップセレクト信号用のリードとなっており、また、 第1図四では上右端の直角に折れ曲ったリードとなっている。

第1図(C)は、このように各リードパターン2の一部リード2aを変更したテーブキャリアを重ね 実装した様子を概念的に示したもので、図示上右 端部のリード2aは、重ね実装された上部のチァ ブの当該チァブセレクト信号の入出力をつかさど り、また、図示上右端部のリード2aに関接した リード2aは、重ね実装された下部のチァブの当 鎮チァブセレクト信号の入出力をつかさどるよう になっている。

他のリード2 bは、各チップに共通の入出力階

おいて、各テープキャリアの各リードパターンの一部を変更したものを用意する。この変更は、例えばテァブセレクト信号のリードのみとする。そして、このようにリードパターンの一部が変更されたテープキャリアを実体用基板に重ね実装する。 【作用】

上記のように、食ね実装しようとするテープキャリアの各リードバターンの一部は重ね実装可能なように変更されているので、テープキャリアの食ね実装が可能で、そのため高密度実装が可能で、記録も簡略化され、信頼性も向上させることができる。

#### 〔実施例〕

次に、本発明の契施例を図面に基づき説明する。 第1図は本発明の実施例を示す原理図で、プラステックフィルムテーブに穿散されたデバイスホール1内には当該フィルムテーブ上に形成されたリードパターン2の一部が突出している。また、当該リードパターン2のうち、図示上右端のリード2 aが、第1図(A)では乗りのリード2 b に対し

子となっている。第2回は、第1回ののテープャャリアの詳細を示したもので、また、第3回は第1回回のテープキャリアの詳細を示す。

これら図に示すように、プラスチックフィルムテープ3の両端部には、当該テープ3の送りおよび位置合せ用の複数のスプロケットホール4が通宜間隔を置いて孔数され、また、当該テープ3の中央部には半導体素子を組込むためのデパイスホール1が穿設され、当該デパイスホール1内に突出したリードパターン2の先端部に、図示のようにチップ5をフェイスダウンポンディング(ギャンダポンディング)により接合する。

この接合は、チップ5の電極部にパンプ6を形成して、熱圧潜法により行われるが、リードパターン2 何にパンプ6を形成して同様に行ってもよい。当該チップ5のポンディング(インナーリードポンディング)後に、第4回断面図に示すように、封止樹脂をポッティングして樹脂針止部7を形成して對止を行なう。

このように対止されたテープキャリアパッケー

ジ8を、第5図に示すように実装用番板9上に重ね実装する。

第5図にて、上部テープキャリアパッケージ8a は、第1図(A)に示すリードパターン 2 をもつテー ブキャリアパッケージで、また、下部テープキャ リアパッケージ 8 b は第1図(B)に示すリードパタ ーン 2 をもつテープキャリアパッケージである。

本発明に使用されるプラスチッタフィルムテーブは、例えばポリイミド系樹脂フィルムを通宜幅にスリットされたものにより構成される。リードパターン2は、当該フィルムテーブ上に例えば鍋箱をラミネートし、ホトレジスト技能やエッチング技術を用いて形成することができ、各テープキャリアパッケージ8 a , 8 b に応じてその一部レイアクトを変更するようにする。

半導体集子(チップ)5は、例えばシリコン単 結晶高板から成り、周知の技術によってこのチッ プ内には多数の回路集子が形成され、1つの回路 後能が与えられている。回路業子の具体例は、例 えばMOSトランジスタから成り、これらの回路

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その姿質を造脱しない範囲で推々変更可能であることはいうまでもない。

例えば、上記実施例ではテープキャリアパッケージを実装用基板上に二個重ね実装する例を示したが、三個以上重ねることができ、場合により実 装用基板の両面にそれぞれ重ね実装することもできる。

#### [発明の効果]

本質において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下配のとおりである。

本発明によればテープキャリアにおいて高密度 実役を可能とし、配線上も有利で信頼性の回上し た半導体模型を提供することができた。

#### 4. 図面の簡単な説明

第1図以~IQはそれぞれ本発明の実施例を示す 域理図、 素子によって、例えば論理回路およびメモリの回路機能が形成されている。

パンプ 6 は、例えば金(Au)パンプによりは 成される。

封止に使用されるポッティング樹脂には、例えばエポキン樹脂を主体としたポッティング被が用いられる。

実機用基板9は、例えばブリント配級基板により構成される。

第2 図は本発明の実施例を示す要部平面図、

第3回は本発明の実施例を示す要部平面図、


第4回は本発明の実施例を示す断面図、


第5回は本発明の実施例を示す断面図である。


1 …デバイスホール、2 … リードパターン、2a …変更リード、2 b …共通リード、3 …ブラスチックフィルムテープ、4 …スプロケットホール、5 …半導体素子(チップ)、6 …パンプ、7 …樹 醋封止部、8,8 a,8 b …テープキャリアパッケージ、9 …実袋用蒸板。

代理人 并型士 小川 勝 身









# THIS PAGE BLANK (USP'10)